1. <b id="upttw"><sub id="upttw"></sub></b>
    <i id="upttw"><bdo id="upttw"><object id="upttw"></object></bdo></i><u id="upttw"><sub id="upttw"></sub></u>

  2. <wbr id="upttw"></wbr>
      1. <u id="upttw"></u>
        AcconSys
        Mentor
        Siemens
        ClioSoft
        PRO DESIGN
        Dorado
        PROPlus
        INVIA
        PLDA
        AnaGlobe
        Archband
        Temento
        QuickLogic
        Floadia
        產品和服務    

        Hyperlynx

        更新日期:2017-12-22 11:47:11  瀏覽次數:18486次  作者:admin  【打印此頁】  【關閉

        電子電路仿真驗證技術-- HyperLynx



        • 隨著電子技術水平不斷提高,元器件運行速度不斷上升,設計復雜程度越來越高,PCB的高速效應成為普遍現象,信號失真問題也越來越嚴重,這包括:過沖/欠沖、振鈴、毛刺、串擾和時序問題。當失真問題嚴重到一定程度的時候,系統中的邏輯就會出現誤判。而且,當今的PCB設計通常面對的是一個非常復雜的數模混合電路工程。因此,當今電子電路的設計,通常會面對來自信號完整性、電源完整性、熱、電磁兼容等問題的挑戰。基于產品可靠性要求的考慮,應當引入仿真驗證的手段。奧

        • HyperLynx是Mentor 公司的電子電路仿真驗證系列工具,提供了完整的仿真分析功能,包括: 信號完整性分析工具HyperLynx SI、電源完整性分析工具HyperLynx PI、三維電磁場建模與仿真工具HyperLynx 3D EM、板級熱分析工具HyperLynx Thermal、板級電磁兼容分析工具HyperLynx DRC、模擬/數模混合電路分析工具HyperLynx Analog。肯

        • 借助HyperLynx電子電路仿真驗證系列工具,工程師能夠更加輕松地應對當今電子電路設計所面臨的全方位的挑戰。有效地減少產品的設計反復,縮短開發周期,加快產品的上市時間,并極大地提高產品的可靠性。思


        信號與電源完整性仿真服務

        Part 1------SI

        1. DDRx總線的信號完整性與時序的仿真

        基于IBIS或是SPICE模型評估DDR總線的信號完整性,包括過沖,下沖, 振鈴,非單調性, 符號間干擾等等;優化信號的拓撲結構并分析信號間的串擾;結合仿真結果對設計提供最優的改善措施。驗證DDRx 總線的時序關系,優化信號拓撲結構,線 長,ODT 值等以確保設計滿足系統時序的要求。



        DDR3 地址線信號仿真波形



        寫狀態時的ODT值的優化



        DDR3時序仿真報告


        2. 高速串行信號完整性仿真

        通過時域或頻域的方式評估互連通道(PCIe, SATA, SRIO, LVDS,USB等等) 狀態以確保信號低誤碼率的有效傳輸



        眼圖輪廓



        回波損耗


        3. 利用IBIS-AMI模型進行高速串行通道的仿真

        IBIS-AMI (Algorithmic Modeling Interface) 是專門針對 SerDes 收發信機創建的一種建模標準,用于對高速串行鏈路進行快速且具有重要統計意義的分析。通過3D EM萃取通道的S 參數,利用廠商提供的芯片,封裝,連接器的模型對通道性能進行分析


        3D 模型萃取



        3D 眼圖分析


        Part 2------PI

        1. DC(直流壓降 & 電流密度分析)

        通過仿真電源平面層的直流壓降(包括平面電壓分布,電流分布),以及過孔、銅皮的電流密度與電流方向,考察電源平面層的承載電流能力。


        DC 分析


        2.AC(頻域阻抗分析)

        電源阻抗分析是經典的PI分析方法,通過分析電源網絡的阻抗,來找到最優的去耦電容策略和電容的數量和擺放位置,從而使芯片管腳處的電源波動穩定在噪聲容限之內。


        頻域阻抗分析


        Part3------EMI

        HyperLynx DRC 是一個強大、快速、可全面自定義的設計規則檢查工具。它可以對不易仿真的復雜設計規則進行驗證,例如EMI/EMC 規則。利用40余項標準設計規則檢查(DRC,針對跨越平面分割的走線、參考平面更改、屏蔽和過孔等項目),您可以快速、輕松、準確地找出電路板中存在的可能導致EMI/EMC、信號完整性(SI) 和電源完整性(PI) 的問題。


        內置與自定義規則



        強大的DRC規則檢查能力














        上一篇:Xpedition Designer   下一篇:PADS Professional
        • 奧肯思總部
        • 電話:010-68058081
        • 傳真:010-10-68058085
        • 地址:北京市朝陽區朝外西街3號兆泰國際中心C座501A?
        • 奧肯思研發與培訓中心
        • 電話:010-82346812
        • 傳真:010-82346802 ext.8002
        • 地址:北京市海淀區中關村軟件園3號樓B座二層1219室
        • 奧肯思上海分公司
        • 電話:021-54591058
        • 地址:上海市徐匯區龍華中路596號綠地中心A座501室(200032)
        • 奧肯思成都分公司
        • 電話:028-86716980
        • 傳真:028-86716983 -109
        • 地址:成都市青羊區蜀金路1號金沙萬瑞中心C座1706-1707室
                       法律聲明     網站地圖     加入奧肯思     友情鏈接     幫助中心     關于奧肯思

        Copyright 2014 acconsys All Rights Reserved 京ICP備12034336號-1

        版權所有:奧肯思(北京)科技有限公司  技術支持:上海網站建設

        深圳风采开奖结果2017061

        1. <b id="upttw"><sub id="upttw"></sub></b>
          <i id="upttw"><bdo id="upttw"><object id="upttw"></object></bdo></i><u id="upttw"><sub id="upttw"></sub></u>

        2. <wbr id="upttw"></wbr>
            1. <u id="upttw"></u>

              1. <b id="upttw"><sub id="upttw"></sub></b>
                <i id="upttw"><bdo id="upttw"><object id="upttw"></object></bdo></i><u id="upttw"><sub id="upttw"></sub></u>

              2. <wbr id="upttw"></wbr>
                  1. <u id="upttw"></u>
                    彩发发app苹果版 mg游戏 完整比分比分直播 幸运11选5龙虎啥意思 天津时时46分开奖 澳门二十一点技巧 君彩时时彩计划软件 赛车计划软件手机版 重庆时时官网开奖结果 时时彩前三组选包胆 动物狂欢怎么赢钱 分分快三必中大小技巧 北京pk赛车彩票合法吗 pk10定位预测软件 时时彩后二100注 看4张牌玩牛牛技巧口诀